<meter id="h7lbn"></meter>
<pre id="h7lbn"></pre>

        <pre id="h7lbn"></pre>

            <pre id="h7lbn"></pre>
              <pre id="h7lbn"></pre>
              <pre id="h7lbn"></pre>
              咨詢熱線:+(86)010 63308519
              您現在所在位置:首頁 > 產品與方案
              泰克公司在2013設計自動化大會上展出ASIC原型調試解決方案
              來源: emasia-china.com作者: Kenny Fu時間:2019-11-27 12:12:57點擊:8503

              全球領先的測試、測量和監測儀器提供商---泰克公司日前宣布,其將在2013設計自動化大會(6月2 - 6日,德克薩斯州奧斯汀,819展位)上展出其最新推出的Certus 2.0 ASIC原型 (prototyping) 調試解決方案。

              設計自動化大會 (DAC) 是以電子系統 (EDA)、嵌入式系統及軟件 (ESS) 和知識產權 (IP) 為主題的重要大會。首次在設計自動化大會上亮相的Certus 2.0軟件套件和基于RTL的嵌入式儀器通過幫助實現完整的RTL級可視性使FPGA內部可視性成為原型化平臺的特性,從根本上改變了ASIC原型化流程。仿真級可視性使工程師能夠使用現有工具在一天內診斷多個缺陷,而不需要花一個星期或更多時間。

              ldquo;FPGA合作生態系統范圍內一直缺少針對ASIC原型的主動式調試功能,泰克公司嵌入式儀器事業部總經理Dave Farrell表示,ldquo;設計自動化大會參加者現在將能親眼目睹Certus 2.0如何從根本上改變ASIC原型化流程和顯著提高調試效率。

              rdquo; 主動式調試策略 Certus 2.0允許設計人員自動調試多FPGA ASIC原型中的每個FPGA可能需要的所有信號而很少影響FPGA的LUT。這有助于采取主動式調試和工具化策略,使得無需通過對FPGA進行重新編譯來調試每個新行為,而這在使用傳統工具時通常是一項需要8-18個小時的艱苦任務。

              其他重要功能包括: bull; 根據類型和實例名稱(包括觸發器 [flip-flop]、狀態機、接口和枚舉類型)進行RTL信號的自動識別和工具化 bull; 片上處理取高度壓縮的快速捕獲數據,無需使用特殊外部硬件或消耗FPGA I/O資源 bull; 先進的片上(on-chip)觸發功能使嵌入式儀器也能利用邏輯分析儀觸發方法 以時間相關方式捕獲來自不同時鐘域和多個FPGA 的捕獲數據提供了完整的目標設計的系統級視圖 Certus 2.0可運行于任何現有商業或定制ASIC原型化平臺,且無需特殊連接器、電纜或外部硬件。

              泰克嵌入式儀器解決方案 在2011年收購了Veridae Systems公司后,泰克嵌入式儀器解決方案在電子設計自動化 (EDA) 軟件幫助工程師解決艱巨的工具化和調試挑戰方面,變得越來越重要。 欲獲得最新信息,并幫助我們分享給更多人,請關注泰克官方微博(@泰克科技)

              > 相關閱讀:
              > 評論留言:
              熱門推薦
              聯系地址: 北京豐臺區廣安路9號國投財富廣場4號樓3A19 企業郵箱:steve.zhang@fbe-china.com
              ?2019 版權所有?北京中福必易網絡科技有限公司? 京公安備11010802012124 京ICP備16026639號-3
              人妻色9999,人妻少妇精品视频一区,人妻同事水多14p